| タイトル | 日 時 |
|---|---|
ぼくのかんがえたさいきょうCPU BOOLEAN命令
前回まとめた条件判断の方式で最強なのはIA-64のプレディケイトレジスタ。条件判断の結果を0/1で保存する。 ...続きを見る |
2012/01/28 23:58 |
条件判断の方法
計算機では計算結果の妥当性や比較結果による処理の切り換えも重要。ほとんどのプロセッサはCCR(Condition Code Register)を使用する。 ...続きを見る |
2012/01/26 16:50 |
DMAについて
Direct Memory Access(DMA)とはI/Oやメモリとの転送をプロセッサを介せずに行う方法。 ...続きを見る |
2012/01/19 19:35 |
レジスタウィンドウ
現行のプロセッサで汎用レジスタの本数が多いのはIA-64?いえSPARCです。 ...続きを見る |
2012/01/07 15:57 |
ぼくのかんがえたさいきょうCPU 分岐エントリポイントの指定
なぜプロセッサの分岐命令はどこにでも飛んでいけるのか。 ...続きを見る |
2012/01/05 05:34 |
ぼくのかんがえたさいきょうCPU なぜポストフィックスではなくプレフィックス命令か
ARMv8(AArch64)は4バイト長さ単位の可変長命令で、即値代入の場合に後続する8バイトが即値になる様だ。ではなぜ「ぼくのかんがえたさいきょうCPU」はこのように後続で指定せずプレフィックス命令にするのか? ...続きを見る |
2012/01/03 06:51 |
ぼくのかんがえたさいきょうCPU アドレッシングモード
これまで考えていたもやもやを整理してみた。 ...続きを見る |
2012/01/02 19:19 |
勝手に商品企画:SPARC64IXfx/SPARC64VIIIfxを売りまくるには
|
2011/12/28 05:16 |
本:「Prologマシン」
|
2011/12/22 01:50 |
本:体系的に学ぶコンピュータ言語
|
2011/12/18 02:47 |
整数演算のオーバーフロー
加減算の演算結果が、数値を扱える範囲を超えてしまうことをオーバーフローと呼ぶ。符号なしの加減算によるキャリー/ボロー発生もオーバーフローのうちに入るが、ここでは一般的な符号付き数値である2の補数で考える。8bitの場合-128〜127まで、4bitの場合-8〜7まで扱える。 ...続きを見る |
2011/12/08 03:29 |
キャリーフラグについて調査
マイクロプロセッサで扱うデータ幅が8→16→32→64bit、と増えてきたのでキャリーフラグの扱いについて調べてみた。 ...続きを見る |
2011/11/30 03:31 |
ポータブルAPLマシンWS-1
|
2011/11/18 08:25 |
ARMの64bitアーキテクチャARMv8
先日、ARMから64bitアーキテクチャの発表があった。どのような拡張がされたのだろうか。 ARM Discloses Technical Details Of The Next Version Of The ARM Architecture ...続きを見る |
2011/10/29 08:24 |
仮想マシン・エミュレーションのための機構など
新しい命令セットのプロセッサを提案しても特徴がなければ使ってもらえない。例えば組み込み系に特化してFPGAのIPマクロによる周辺I/Oを活用するOpenRISC、等。 32bit〜256bitのアーキテクチャを検討する手前、ハイエンド向けとして何らかの機能はないかと考えていた。最近思い至ったのはVM(仮想マシン)だ。独自のアーキテクチャは相手にされなくても、仮想マシンを実行できればその上で実行できる環境をそのまま持ってくることができる。 仮想マシンはJava仮想マシン(JVM)、LLV... ...続きを見る |
2011/10/26 19:55 |
ヘネシー&パターソン 目次による読書マップ
|
2011/10/25 01:56 |
「京」CEATECレポート
|
2011/10/06 23:42 |
FORTHは仮想のアーキテクチャ
FORTHは他の言語と一風変わっている。逆ポーランド記法(後置記法)で表現するので式の優先順位を解釈しないでよい。(LISPは前置記法、APLは後ろからという約束) スタックという構造があり、すべての操作はスタックを中心に行われる。計算機の命令セットにより、引数を何個取るかにより3,2,1,0オペランド命令と分類される。 ...続きを見る |
2011/10/01 09:27 |
ぼくのかんがえたさいきょうCPU ステータスレジスタ検討
ある程度まとまってきたのでステータスレジスタ(SR)について再整理。 一般的なCPUはコンディションコードなどある命令の動作結果が反映されるものがあるが、OutofOrder動作の場合は依存関係が複雑になってしまう。 SRへのアクセスは、直前の命令まで完了してから実行される。また、SRのアクセスが完了後、後続の命令が実行される。 一部のレジスタはリードアクセス時にもパイプラインは乱れない(SR.randや比較命令によるSR.testの暗黙的なアクセスなど) ...続きを見る |
2011/09/28 17:44 |
BCM/MCMについて
MCMとは? ...続きを見る |
2011/09/22 15:12 |