竹下世界塔の計算機よもやま話

アクセスカウンタ

zoom RSS スタンダード・セル方式のASIC

<<   作成日時 : 2009/10/24 04:43   >>

なるほど(納得、参考になった、ヘー) ブログ気持玉 1 / トラックバック 0 / コメント 2

 スタセルと略して呼んだりもする。どのような構造のLSIかというと…
まず、バルク層(トランジスタを形成する層)に電源とグランドの線を左端から右端まで一定間隔に引く。

++++++++++++++++++++


−−−−−−−−−−−−−−−−−−−−


++++++++++++++++++++


−−−−−−−−−−−−−−−−−−−−

まるでブレッドボードみたい。
この間の高さに入るように、回路設計者が長方形型に収まるようNANDゲートやFFを配線し、バルク層に用意する。ゲートの規模や駆動能力(ファンアウト数)などによって横幅は変わる。
このように用意された長方形のピースがスタンダード・セルである。このスタセルを電源とグランドの間に配置する。スタセルは必ず上から電源を取り、グランドは下側になる。
この電源配置だと上下が入れ替わる箇所があるが、その時はスタセルの上下をひっくり返せばよい。配線の都合上、入出力の左右を入れ換えたい場合は左右を反転すればいい。
こうして、論理設計者は回路図に従ってスタセルを配置する。CADが自動でやってくれる場合がほとんどだ。ある程度配置が済むと、それぞれのスタセルの入出力をつなぐために配線を行う。
配線層はバルク層に重なっているアルミ製の配線、今は銅配線の層であり、四層だったりもっと多かったりする。これらの配線は互いに交差することができる。電気的につなぐにはビア(VIA)を作って層のタテ方向に接続する。両面基板を知ってる人はわかるのではないだろうか。
スタセルは論理設計者からの要望で例えば8入力NANDゲートが欲しい、と言えば回路設計者が作ってくれる。回路設計者はあらかじめゲートの入力数と駆動能力のバリエーションを複数用意してくれている。ディレイが間に合わなくてどうしてもこういう回路が欲しい、という時には特別に対応してくれることもある。
このような特別対応の大規模なものがカスタム設計で、場合によっては電源をまたいだ縦方向に伸びたでかいセルを作ってくれる。RAMやレジスタファイル、高速な演算器などがそうだ。これを配置するときは電源配線をいじって迂回させなければならない。
カスタム設計されたセルは配線もコミなので、回路の配線も迂回しなければならない。シムシティででかいビルを建てたようなものだ。そういや配置配線ってシムシティに似てるな。
すべてCAD任せでは自動配置も自動配線も限界にくることがある。ある程度までは自動でいけるが、仕上げはいまだに人間が手作業で配置と配線をやったほうが賢いものができる。
論理回路が修正されれば、再度配置配線が行われる。論理シミュレーションが並行して行われ、不具合があればまた論理回路が修正される。論理設計はこの繰返しだ。
ある程度ゴールが見えてくると、FFのクロック配線を微調整したり、クロストーク対策をしたりする。クロストークとは並行に走る二本の配線がお互いに"H","L"に変化した時に相手に影響を与えることで、これを避けるためにわざと配線を離したりする。
また、FFのスキャンチェーンも配線を行う。スキャンクロックはLSIの動作クロックに対してはるかに遅いため、あとまわしで適当に配線してもあまり問題はない。
DRC(Design Rule Check)も行う。これはCADが図形的にスタセルや配線などが重なってないか、電源がショートしてないか等矛盾している所を検出してくれる。手作業を行った所はDRC違反になっている可能性が高い。
そして、リリース判定会議が行われ、問題がなければ半導体工場にテープアウトされる。今は磁気テープじゃないけどね。
他にも細かいことや言い忘れたことはあるが、おおよそこんな感じでスタンダード・セル設計のLSIは作られる。かかわる人数はLSIの規模にもよるが数十人〜百数十人くらいいるんじゃなかろうか。

INFORMATION ART―写真集「集積回路の芸術」INFORMATION ART―写真集「集積回路の芸術」
Cara McCarty

アスキー 1993-04
売り上げランキング : 458223

Amazonで詳しく見る
by G-Tools

テーマ

関連テーマ 一覧


月別リンク

ブログ気持玉

クリックして気持ちを伝えよう!
ログインしてクリックすれば、自分のブログへのリンクが付きます。
→ログインへ
気持玉数 : 1
なるほど(納得、参考になった、ヘー)

トラックバック(0件)

タイトル (本文) ブログ名/日時

トラックバック用URL help


自分のブログにトラックバック記事作成(会員用) help

タイトル
本 文

コメント(2件)

内 容 ニックネーム/日時
こんにちは

カスタム設計については分からないですが、
1chipのASICではFFのスキャンチェーンの配線混雑も考慮します。
そのためレイアウト側で配置実施時にスキャンチェーンドメインを考慮したり、チェーンを繋ぎ変えるリオーダリングを実施します。
またDFTのタイミングもSAF(Stuck At Fault)だけでなく、
TDF(Transition Delay Fault)も検証する場合もあり、
例えば車載用チップ等ではLSIの実クロックよりと同じかそれ以上でテストを実施を行います。

mayarero
2009/10/26 22:50
はじめまして。
参考になります。私が体験したASIC設計では計算機内で使われるものばかりで、スキャンチェーンの接続はどちらかといえば後回しの印象でした。TDFと呼ばれておられるものはおそらくこちらではAC特性試験に対応すると思いますが、これもないがしろにされている感じでした。(SAFはDC特性試験と呼んでいました、これは必須です)
houmei
2009/10/27 08:10

コメントする help

ニックネーム
URL(任意)
本 文




スタンダード・セル方式のASIC 竹下世界塔の計算機よもやま話/BIGLOBEウェブリブログ
文字サイズ:       閉じる