竹下世界塔の計算機よもやま話

アクセスカウンタ

zoom RSS ゲートアレイで作ってみた

<<   作成日時 : 2010/04/24 21:25   >>

ブログ気持玉 0 / トラックバック 0 / コメント 3


ゲートアレイについて
新人に任せて怒られるの巻

 本体はすでに製造に入ってしまって出荷までにリメークが間に合わない。プリント基板の修正なら間に合う。外部回路での障害回避方法は検証できた。なら、プリント基板の空きスペースにゲートアレイでパッチ用の回路を作ろう。そういう話になった。このゲートアレイの設計担当は、デバックを行った私。今思えばLSIの設計からリリースまで一人でやるという、現在ではなかなか体験できないことができた。
 まずはLSIの選定と回路設計。このLSIは3.3V-5Vインターフェースを必要とするものだった。回路設計でおおよその規模が決まる。元がTTLの回路だったので素直に一対一に対応させ、約2000ゲートと見積もる。通常、FPGAもゲートアレイもカタログ記載のゲート数を100%使えることはない。せいぜい50%くらいなので、5000ゲート品を選んだ。これでかなり余裕がある。
 さて、回路を設計し直したら先輩方から徹底的に攻められるレビューが始まる。このFFのタイミングは間に合うのか、駆動能力は足りるのか、なぜこのゲートを選択したのか、など…ボコボコにされレビュー後に「ありがとうございました」と言うのがせいいっぱい。あのね、ハード屋さんは実は体育会系なのですよ。特に今回のゲートアレイは低予算で一発ゴー、失敗できないので徹底的にレビューされた。
 何度かの回路レビューが終わり、実際の設計(レイアウト)に入る。これからは回路図と蛍光ペンを持ってデザインセンターに通う日々。
何よりも先にピンレイアウトを決めなければならない、並行してプリント基板の作成が始まるからだ。
オートのレイアウトでは回路を中央に寄せる癖があった。そうすると入力端子から回路までの距離が長すぎてしまう。FFを適当に散らして固定し、再度自動配線。おおよそ等間隔に並ぶようになった。同時期、使用する予定のマクロセルに問題が見つかり、CAD部門も巻き込んだ修正が入ることになる。この間、手を出すことは出来ない。修正完了を待ちつつ回路の再チェックを行う。市販品のゲートアレイでも、めったに使われないセルはこのように危険だったりするのだ。修正が済んでレイアウト再開。やはりゲート数に余裕があるおかげで配置配線は一発でできる。これが60%〜80%あたりを狙うととても大変なことになる。カップラーメンをすすりながらDRC(Design Rule Check)を実行。こんな典型的なラーメン食いながらデバック、というのを自分がするとは思わなかった。その夜はまだ余裕があったため、グラウンド配線をネオンサイン状に引き伸ばして署名をした。ちょっとしたいたずらだ。当然、DRCはかける。
 設計は終わりテープに正副2本を取って書類を書く。まさにこの頃はテープアウトだったのだ。一部、DCテストが通らない箇所があったが、これはクロックにゲートを通していたため。注釈欄に書く。少数生産のためマスク保存はせず破棄。量産数の見積は先輩にしてもらった。私には生産計画はわからなかったからなあ。こうして、課長にハンコを貰い、工場へと郵送した。
 数週間後、サンプル品(ES品)が到着する。切手くらいの大きさだった。さっそく並行して作成されていたプリント基板に実装し、動作チェック。終夜運転で問題ないことが確認できた。
こうして、私にとっては最初で最後の最初から最後まで作ったLSIが出荷された。

テーマ

関連テーマ 一覧


月別リンク

ブログ気持玉

クリックして気持ちを伝えよう!
ログインしてクリックすれば、自分のブログへのリンクが付きます。
→ログインへ

トラックバック(0件)

タイトル (本文) ブログ名/日時

トラックバック用URL help


自分のブログにトラックバック記事作成(会員用) help

タイトル
本 文

コメント(3件)

内 容 ニックネーム/日時
こんにちは。

個人的に当時どうだったのかということに興味があるのですが、
これはいつごろのお話でしょうか?
DRCは実施するが、LVSはしないような時代なのでしょうか。

また設計からリリースまで一人でやったなかで、
何が一番しんどかったor苦労しましたか?
今のような大規模高集積の時代に一人でやるっていうのは
工数や技術的にも考えられないので興味があります。

mayarero
2010/05/03 23:13
1990年の前半くらいです。LVSは意識していませんでした。CADツールが勝手にやってくれたものと思います。
プロセスはおそらく0.5μm以上で、枯れたものでした。
苦労したのは物理設計に着手する前の論理の徹底的なレビューと、設計ミスで修正に時間がかかったマクロセルの完成待ちだったでしょうか。FPGAと違い一発勝負でしたから。よく任せてもらえたものだと思ってます。
houmei
2010/05/04 07:30
約20年近く前ですね。
今のような違い回路図入力で論理を設計してた時代なのでしょうか(今もTEGとかだとありますが…)

ゲートアレイやセルベースは取り返しがきかないので、
テープアウト前が一番恐ろしいですねw
mayarero
2010/05/11 01:05

コメントする help

ニックネーム
本 文




ゲートアレイで作ってみた 竹下世界塔の計算機よもやま話/BIGLOBEウェブリブログ
文字サイズ:       閉じる