RISC-V原典 3,4,5章

 前回 RISC-V原典 1,2章 の続き。

 の前に2章の感想残り。
→ SIMD命令でも命令の追加や使われなくなる命令は基本命令以上にあるはずなので、モジュラーISAとしてどう定義するのか。命令拡張の余地があるところに定義するとしたらインクリメンタルISAと変わらないのでは。それはある程度の命令の集まりとして例えばSIMD2拡張として塊で定義するのだろうか。
→ SPARC64fxのようにレジスタ数を大幅に増やすような拡張はどうするのだろうか。RV32Iの代わりとなるコアISAを定義し、それに合体できるような浮動小数点ISAセットを定義するのか。


第3章 RISC-Vのアセンブリ言語

・これは呼び出し規約の定義とアセンブラの概要。汎用レジスタは動作に違いはないが呼び出し規約によりそれぞれの番号のレジスタに用途を割り付ける。
・昔(8bit,16bit時代)のアセンブラで疑似命令と呼んでたアセンブラへの指示はディレクティブと呼んでいる。命令の特定のパターンで特定の用途に使うものに新たにニーモニックを割り付けたものを疑似命令と呼んでいる。
・リンカーリラクゼーション

→コラム欄に性能測定を静的リンクでやることについて実情に合わせた動的リンクでやるべきだとあるがプロセッサの評価という意味ではOSの影響をなるべく排した静的リンクでやるべきと思う。


第4章 RV32M 乗算および除算

・除算 div
・剰余 rem 符号なし剰余 remu
・乗算 mul
・上位の乗算 mulh、符号なしmulhu、片方だけ符号なしmulhsu
・0除算割り込みはない。事前に除数をチェックしとけ

→回路規模が大きくなる除算器を省いてよく使う乗算のみの定義はない


第5章 RV32F および RV32D:単精度および倍精度の浮動小数点

・32個のfレジスタ
・浮動小数点コントロール&ステータスレジスタで丸めモード指示と例外の捕捉
・最大/最小/平方根/積和(差)演算あり
・積和(差)演算の命令フォーマットR4は4オペランド
・浮動小数点の条件分岐の代わりに比較結果を整数レジスタに1か0で返す
・整数と浮動小数点の相互変換
・IEEE754-2008のおかげで他のプロセッサとの差があまりない
・十進浮動小数点、四倍精度も別の拡張で対応


RISC-V原典  オープンアーキテクチャのススメ
Posted with Amakuri at 2018.10.26
デイビッド・パターソン, アンドリュー・ウォーターマン
日経BP社

ブログ気持玉

クリックして気持ちを伝えよう!

ログインしてクリックすれば、自分のブログへのリンクが付きます。

→ログインへ

なるほど(納得、参考になった、ヘー)
驚いた
面白い
ナイス
ガッツ(がんばれ!)
かわいい

気持玉数 : 0

この記事へのコメント

この記事へのトラックバック

  • RISC-V原典 6,7章

    Excerpt:  ATOMIC命令と圧縮命令セット。 Weblog: 竹下世界塔の計算機よもやま話 racked: 2018-10-27 02:03
  • RISC-V原典8章

    Excerpt:  第8章はベクトル。いちばん面白い章だと思います。 Weblog: 竹下世界塔の計算機よもやま話 racked: 2018-10-28 03:47
  • RISC-V原典9章

    Excerpt:  第9章 RV64:64ビット・アドレス命令 Weblog: 竹下世界塔の計算機よもやま話 racked: 2018-10-31 03:23
  • 第10章 RV32/64特権アーキテクチャ (1)

    Excerpt:  第10章  RV32/64特権アーキテクチャ (1) 10.3まで Weblog: 竹下世界塔の計算機よもやま話 racked: 2018-11-07 22:58
  • 第10章 RV32/64特権アーキテクチャ (2)

    Excerpt:  第10章  RV32/64特権アーキテクチャ (2) 10.4〜10.5まで Weblog: 竹下世界塔の計算機よもやま話 racked: 2018-11-10 14:46
  •  第10章  RV32/64特権アーキテクチャ (3)

    Excerpt:  第10章  RV32/64特権アーキテクチャ (3) 残り Weblog: 竹下世界塔の計算機よもやま話 racked: 2018-11-17 07:19