RISC-V原典 6,7章

 ATOMIC命令と圧縮命令セット。


RISC-V原典 3,4,5章

RISC-V原典 1,2章

第6章 RV32A:原子のように不可分なアトミック命令

・AMO命令 排他制御
・LR/SR命令 これはMIPS/AlphaのLoadLink/StoreConditional命令と同じ
・AMOはLR/SRよりスケーラビリティが高い
・RISC-Vのメモリ一貫性モデル(memory consistency)はロードストアが入れ替え可能なRelaxed Momory Ordering
・AMO命令のaqビット、rlビット
・aqビット=1は他のスレッドがAMO命令が順序どおりのメモリアクセスに見えることを保証
・rlビット=1は他のスレッドがAMO命令以前の命令のメモリアクセスが順序どおりに見えることを保証


→LR/SRはキャッシュメモリを前提とする
→AMOとLR/SR、片方だけの実装ってのはないのかな
→AMO命令は演算の種類が多いように感じる。よく使われるであろうswap,max,minに論理演算と加算がついている
→AMO命令はRISC-Vのシンプルにする方針から外れて1命令あたりの動作が多いが、分割しようがないよね


第7章 RV32C:圧縮命令

・32bit長命令を16bit長に圧縮
・他のプロセッサは後付けだったがRV32I⊃RV32Cで定義、アセンブラ楽
・上記により命令デコーダもRV32CからRV32Iに換えるだけで済む
・圧縮の方法 レジスタの制限、2オペランド命令にする、即値を小さくする、機能制限

→圧縮命令に遷移したり戻ったりする動作もいらないですね



ブログ気持玉

クリックして気持ちを伝えよう!

ログインしてクリックすれば、自分のブログへのリンクが付きます。

→ログインへ

なるほど(納得、参考になった、ヘー)
驚いた
面白い
ナイス
ガッツ(がんばれ!)
かわいい

気持玉数 : 0

この記事へのコメント

この記事へのトラックバック

  • RISC-V原典8章

    Excerpt:  第8章はベクトル。いちばん面白い章だと思います。 Weblog: 竹下世界塔の計算機よもやま話 racked: 2018-10-28 03:47
  • RISC-V原典9章

    Excerpt:  第9章 RV64:64ビット・アドレス命令 Weblog: 竹下世界塔の計算機よもやま話 racked: 2018-10-31 03:23
  • 第10章 RV32/64特権アーキテクチャ (1)

    Excerpt:  第10章  RV32/64特権アーキテクチャ (1) 10.3まで Weblog: 竹下世界塔の計算機よもやま話 racked: 2018-11-07 22:58
  • 第10章 RV32/64特権アーキテクチャ (2)

    Excerpt:  第10章  RV32/64特権アーキテクチャ (2) 10.4〜10.5まで Weblog: 竹下世界塔の計算機よもやま話 racked: 2018-11-10 14:46
  •  第10章  RV32/64特権アーキテクチャ (3)

    Excerpt:  第10章  RV32/64特権アーキテクチャ (3) 残り Weblog: 竹下世界塔の計算機よもやま話 racked: 2018-11-17 07:20