ATOMIC命令と圧縮命令セット。
RISC-V原典 3,4,5章
RISC-V原典 1,2章
第６章 RV32A：原子のように不可分なアトミック命令
・AMO命令 排他制御
・LR/SR命令 これはMIPS/AlphaのLoadLink/StoreConditional命令と同じ
・AMOはLR/SRより…
前回 RISC-V原典 1,2章 の続き。
の前に2章の感想残り。
→ SIMD命令でも命令の追加や使われなくなる命令は基本命令以上にあるはずなので、モジュラーISAとしてどう定義するのか。命令拡張の余地があるところに定義するとしたらインクリメンタルISAと変わらないのでは。それはある程度の命令の集まりとして例えばSIMD2…
RISC-V原典を読みます。
第１章 なせRISC-Vか？
・ISA(命令セットアーキテクチャ)のサポートは永続的であるべき。過去いくつもの命令セットがサポートを打ち切られた
・x86のAAA命令、現在ほぼ使われていないが貴重な1バイト命令を4つも占めている
・過去の互換性から継ぎ足しされていくインクリメンタルIS…
ぼくのかんがえたさいきょうCPU Rd指定はいらないのでは検討でしばらく考えた結果、うまく入りそうだったので整理した。
すべての命令は直前の命令の実行結果%Pd、予備結果%Pe、フラグ%Pfとオペランドで指定したレジスタを入力とし、演算結果を%Rd、%Re、%Rfとして次の命令に渡す。汎用レジスタに保存するときは専用のWR命令…
昔書いたような気もするけど整理のため思い出しつつ。
CPUを製造した後、正常に動作するかどうかはベアチップ(ウェハーから切り出した裸のチップ)の状態でスキャンを行って各ゲートがちゃんとH/Lになるかどうかを確認する。スキャンの方法はJTAGで知られている。任意のFFをH/Lに設定することで各組み合わせ回路の入力に値を与え、その…
命令フォーマットだけど演算結果を保存しないで次の命令に渡す仕様、必要なときだけデスティネーションレジスタを指定できれば要らないのでは。つまり基本１バイト命令だけで済んでしまうのでは。
00_dddddd 直前の命令の結果PdをRddddddに保存する。
バイト数 フォーマット
1 01_0_0_cond
1 01_…
Ando's Processor Information 最近の話題2018年6月16日より。SpectreやMeltdownを防ぐSafeSpecという論文が発表された。
Boffins offer to make speculative execution great again with Spectre-Meltdown …
nanoMIPSの命令調査、これで終わりです。（金など積まれたら考えます）
前回まで：
nanoMIPS 調査その２ 16bit長命令
nanoMIPS 調査その１ 48bit長命令
nanoMIPS調査(Googleスプレッドシート)
・32bit長命令の特別な例
メモリ操作でよく使うソースレジスタを固定してそ…
nanoMIPSの16bit長命令について抜き出して調べた。
前回：nanoMIPS 調査その１ 48bit長命令
nanoMIPS調査(Googleスプレッドシート)
32bit長の命令から16bit長にするためにはbit数を削減するためにいくつかの制限がある。
・指定できるレジスタ数 32本(5bit)→8本(3b…
前回のnanoMIPS 第一印象の続き。命令セットの一覧表を作って調べてみた。必要ならコピーしてご自由にお使いください。
nanoMIPS調査(Googleスプレッドシート)
nanoMIPSとは：
16/32/48bit長命令の32bitアーキ
遅延スロットはない
乗除算で使ってたHI/LOレジスタはない
16/…
こういう話もあったので。RISC-V仕様のFormal表現いろいろ(FPGA開発日記)
命令セットアーキテクチャは色々あるけれども、どれも自然言語による定義と擬似コードによる動作の補足説明があるくらい。IBMのSystem/360はAPLで記述してあるらしいことはどっかで聞いたことがあった。
検索してみると：IBM System…
MIPSから新しいISAが発表された。nanoMIPS。ISA仕様書Rev1.01が公開されたのは2018/4/27とごく最近。
MIPS、初のnanoMIPS命令セット対応CPUコア「I7200」(PCwatch)
MIPS Announces I7200 32-bit CPU with new nanoMIPS ISA(A…
以下をもうちょっと考えてみたもの。
ぼくのかんがえたさいきょうCPU:連鎖性言語の特徴を取り入れてみる
乗算を使わずに%r1の値を3倍するコードを考えてみる。
SLL %r1,1,%r2 ; ADD %r2,%r1,%r3
SLL命令で%r2には%r1の2倍がはいり、ADDでもとの%r1と加算されて%r3に…
ベクトルデータどうしの演算について
https://speakerdeck.com/houmei/bokufalsekangaetasaikiyoucpu-2018-bekutoruyan-suan
【富士電機】FRN0.4C2S-2J インバーター FRENIC-Mini 三相 200V （三相モーター制…
スカラデータどうしの演算について
https://speakerdeck.com/houmei/bokufalsekangaetasaikiyoucpu-2018-sukarayan-suan
スカラ座の序曲・前奏曲・間奏曲集リッカルド・シャイー ユニバーサル ミュージック 2017-09-19売り上げラ…
扱うデータと型について。
https://speakerdeck.com/houmei/bokufalsekangaetasaikiyoucpu-2018-data
異なる型どうしの演算については別スライドを作ります。
命令フォーマットでは汎用レジスタの番号指定を6bit用意している。64本が指定可能で、RISC系プロセッサの汎用レジスタ31(32)本＋浮動小数点レジスタ32本をカバーできると考えた。
で、常に64本必要だろうか？インタラプトが発生した時は割り込み処理用に8本くらいでも良さそうだし、数値計算向けに大量に必要になるかもしれない。とい…
1バイト単位の可変長命令についてドバッと思いついたのをメモ。Wikiサービスを探して整理する予定。
8bit可変長命令フォーマット
命令列 := {CO|CO OP}*
CO := 0_xxxxxxx オペコード
OP := 1_xxxxxxx オペランド
CO := {CO1|CO2|CO3}
CO1 :…
可変長8bit単位の命令フォーマットのうち、オペランド部分を変更。
ぼくのかんがえたさいきょうCPU 8bit可変長命令フォーマット続き
ぼくのかんがえたさいきょうCPU 8bit可変長命令フォーマット
オペコードは 0xxxxxxx で始まり、オペランドは 1xxxxxxx で始まる。
オペランドは以下の2種類…
ぼくのかんがえたさいきょうCPUは最大長で32768バイトの汎用レジスタを定義しているが仮に実現したとして演算器をどうするか。もうなんかドリフのコント「もし汎用レジスタが異常に長かったら」みたいなタイトルになってきてるが。
レジスタの領域をチップ内に持つのはそう難しくないだろうが、32Kバイト長と32Kバイト長を入力として演算…