メモリに対しプロセッサからのロード/ストアが前後することのあるメモリオーダリングについて整理してみた。
メモリオーダリングまたはメモリコンシステンシに関する過去記事：
ロード・ストアの順序が入れ替わるメモリコンシステンシ(メモリオーダリング)
SPARCのメモリオーダリング
メモリオーダリングとは、プロセッサから発…
トラックバック：0
コメント：0
テーマ：SPARC
Oracleがローコスト版SPARC(コードネーム Sonoma)を開発中、2015/8月末のHotChipsで発表するとのこと。
現行のOracle SPARCが持つ暗号化やデータベースサポートの機能を下方展開。Intel Xeonと同価格帯にするということだ。10進浮動小数点演算はサポートするのかな？
Oracle/富士通は…
トラックバック：0
コメント：0
富士通からSPARC64X/X+の資料が公開された。
アプリケーション開発者向け資料 SPARC64 X / X+ Specification （2015年3月/ 3.0MB/ 英語）
これを読む前に、64bitのSPARC V9アーキテクチャ以降を整理した。
・SPARC V9 architecture (1994)
…
トラックバック：0
コメント：0
現行のプロセッサで汎用レジスタの本数が多いのはIA-64？いえSPARCです。
SPARCアーキテクチャで定義されるレジスタは%r0～%r31の32の32本で、うち%r0はゼロレジスタである。
%r0～%r7 ＝ %g0～%g7：グローバルレジスタ
%r8～%r15 ＝ %o0～%o7：outレジスタ
%r16～%r…
Aho、Weinberger、Kernighan著の「プログラミング言語AWK」復刊(/.J)
トッパンから初版が出た時には大学生協でA君と奪い合ったなあ。スラッシュドットジャパンでも活発に議論されてるみたいだが、自分がオッサンだと自白するようなものか？
ハード設計でも役に立って、CADのデータ加工などに活躍しました。それまで…
トラックバック：0
コメント：0
SPARCのVIS命令続き。
GSR（Graphics Status Register)について
GSR.mask (GSR[63:32]) BMASK,BSHUFFLE命令で使用
GSR.im (GSR[27]),GSR.irnd(GSR[26:25]) SIAM命令で設定 FSRの丸め設定を上書きする
GSR.scale…
トラックバック：1
コメント：0
・VIS(Visual Instruction Set) SPARC V9では定義されていない。Sun UltraSPARC独自の追加仕様。
・UltraSPARC I,IIはVIS IのみだったがUltraSPARC IIIでVIS IIが追加定義された。
・富士通のSPARC64は後にSunと共同で定義したJPS1という仕様書で…
トラックバック：1
コメント：0
最初に知ったのは以下のページから。ちょっと興味を持ったので調べてみた。
・耐放射線SPARCプロセッサ (佐藤研究室のHPにようこそ！)
・宇宙向けに対放射線強化が施されたSPARC V8 プロセッサ登場 (/.J)
同業他社のＳさんと飲みながら話をしたときのこと。昔はアルファ線源によるソフトエラー発生のテストをやっていたのだ…
トラックバック：0
コメント：0
SPARC64 VIIIfxのHPC-ACE拡張について。浮動小数点レジスタは倍精度で256本ある。SPARCは32ビット長の単精度レジスタを１本と数え、64ビット長の倍精度レジスタは偶数番号から数える。よって浮動小数点レジスタはf[0]からf[511]まで存在する。
倍精度レジスタの単精度利用というのがある。これはf[0],f[…
トラックバック：0
コメント：0
SPARCの浮動小数点レジスタはちょっと変わっている。
他のプロセッサは、64ビット長のレジスタ(MIPS,POWER ISA2.04)または80ビット長のレジスタ(IA-64,IA-32)１本で倍精度、単精度の数値を扱っている。
MIPS I では2本の32ビット単精度レジスタを組み合わせて1本の倍精度レジスタとして扱ってい…
トラックバック：1
コメント：0
富士通が最速ＣＰＵ開発、１０年ぶり日本メーカー首位(YOMIURI ONLINE) 一般のニュースで取り上げられたのが5月13日。これは他のIT系ニュースサイトよりも早かった。
これに関しては富士通が世界最速となるCPU「Venus」を開発、処理速度はIntelの最速モデルの2.5倍(Gigazine) がそのまま紹介している。
…
トラックバック：0
コメント：0
例えばサイクル数のかかる除算命令の結果をストアした後で、次の計算のためのデータをロードするとしよう。このストアするデータの場所とロードするデータの場所は別々の場所だとする。つまり、依存関係はない。
通常のプログラム実行順序だとストアが完了しなければロードを始めることができない。もしアウトオブオーダー実行のプロセッサで後続のロード命…
トラックバック：1
コメント：0
MIPSもSPARCも第一世代のRISCである。MIPSはRISCの基本であり、SPARCはレジスタウィンドウという物理的にサイズが大きくなってしまう仕組みを持っていた。これはコンパイラ支援の機能であり、分岐命令のアナルビットも同じような目的で存在する。
このためSPARCはMIPSと較べサイズが大きくなり、組み込み系には向かなか…
トラックバック：0
コメント：0
Ando's Processor Information Pageで知った、
最近の話題 2009年3月14日 １．富士通のHPC-ACEアーキテクチャとPowerISA V2.06よりSPARC64VIIIfxのドキュメントを読んでみた。これらのドキュメントは以下からダウンロードできる。
HPC関連 カタログ・資料(技術資料)…
トラックバック：0
コメント：0
OpenSPARC.net
サン、「Niagara 2」のオープンソース提供を開始(CNET JAPAN)
サン、64スレッドCPU「T2」をオープンソース化(@IT)
T1の時はシングルプロセッサで拡張性はなく、浮動小数点演算は8コアで共有しており、使用を推奨しない命令があった。例えば浮動小数点レジスタを使ってデータを転送…
トラックバック：0
コメント：0
徹底解説 - POWERアーキテクチャ2.03(MYCOMジャーナル 安藤壽茂)
http://journal.mycom.co.jp/articles/2007/02/12/powerisa/
を読んで、各種プロセッサの浮動小数点演算を比較してみようと思った。
PowerPCは以下の文献によると加減乗除の他に積和、平方根、逆…
トラックバック：0
コメント：0
- SPARC V8/V9アーキテクチャのマニュアルがダウンロードできる。
SPARC International Inc.
http://www.sparc.org/
- UltraSPARC Processors Documentation
http://www.sun.com/processors/documentat…
トラックバック：1
コメント：0