竹下世界塔の計算機よもやま話

　第10章　　RV32/64特権アーキテクチャ (3)　残り RISC-V原典 第10章(2) RISC-V原典 10章(1) RISC-V原典 9章 RISC-V原典 8章 RISC-V原典 6,7章 RISC-V原典 3,4,5章 RISC-V原典 1,2章 10.6 ページに基づく仮想記憶 ・S…

　第10章　　RV32/64特権アーキテクチャ (2)　10.4〜10.5まで RISC-V原典 10章(1) RISC-V原典 9章 RISC-V原典 8章 RISC-V原典 6,7章 RISC-V原典 3,4,5章 RISC-V原典 1,2章 　10.4 組み込みシステム向けの(アドレス変換で…

　第10章　　RV32/64特権アーキテクチャ (1)　10.3まで RISC-V原典9章 RISC-V原典8章 RISC-V原典 6,7章 RISC-V原典 3,4,5章 RISC-V原典 1,2章 ・一般のプロセッサにあるユーザモード(U)、スーパバイザモード(S)に加えて最も特権が強いマシンモード(M)を持つ …

　第９章　RV64：64ビット・アドレス命令 RISC-V原典8章 RISC-V原典 6,7章 RISC-V原典 3,4,5章 RISC-V原典 1,2章 ・RV32Gってなんだっけか→RV32IMAFDの総称 ・RV64はアドレス空間を64bit、汎用レジスタのサイズを64bitにしたもの ・サイズにより動作…

　第８章はベクトル。いちばん面白い章だと思います。 RISC-V原典 6,7章 RISC-V原典 3,4,5章 RISC-V原典 1,2章 第８章　RV32V：ベクトル ・従来のSIMD。インクリメンタルISAでデータのサイズごとに命令が増え複雑に ・RISC-Vではベクトルアーキテクチャを採用。ベクトル長と…

　ATOMIC命令と圧縮命令セット。 RISC-V原典 3,4,5章 RISC-V原典 1,2章 第６章　RV32A：原子のように不可分なアトミック命令 ・AMO命令 排他制御 ・LR/SR命令 これはMIPS/AlphaのLoadLink/StoreConditional命令と同じ ・AMOはLR/SRより…

　前回　RISC-V原典 1,2章　の続き。 　の前に2章の感想残り。 →　SIMD命令でも命令の追加や使われなくなる命令は基本命令以上にあるはずなので、モジュラーISAとしてどう定義するのか。命令拡張の余地があるところに定義するとしたらインクリメンタルISAと変わらないのでは。それはある程度の命令の集まりとして例えばSIMD2…

　RISC-V原典を読みます。 第１章　なせRISC-Vか？ ・ISA(命令セットアーキテクチャ)のサポートは永続的であるべき。過去いくつもの命令セットがサポートを打ち切られた ・x86のAAA命令、現在ほぼ使われていないが貴重な1バイト命令を4つも占めている ・過去の互換性から継ぎ足しされていくインクリメンタルIS…

The RISC-V Instruction Set Architecture Low RISC RISC-V: An Open Standard for SoCs The case for an open ISA Krste Asanović & David Patterson, UC Berkeley RISC …