テーマ:RISC-V

 第10章  RV32/64特権アーキテクチャ (3)

 第10章  RV32/64特権アーキテクチャ (3) 残り RISC-V原典 第10章(2) RISC-V原典 10章(1) RISC-V原典 9章 RISC-V原典 8章 RISC-V原典 6,7章 RISC-V原典 3,4,5章 RISC-V原典 1,2章 10.6 ページに基づく仮想記憶 ・S…
トラックバック:0
コメント:0

続きを読むread more

第10章 RV32/64特権アーキテクチャ (2)

 第10章  RV32/64特権アーキテクチャ (2) 10.4〜10.5まで RISC-V原典 10章(1) RISC-V原典 9章 RISC-V原典 8章 RISC-V原典 6,7章 RISC-V原典 3,4,5章 RISC-V原典 1,2章  10.4 組み込みシステム向けの(アドレス変換で…
トラックバック:1
コメント:0

続きを読むread more

第10章 RV32/64特権アーキテクチャ (1)

 第10章  RV32/64特権アーキテクチャ (1) 10.3まで RISC-V原典9章 RISC-V原典8章 RISC-V原典 6,7章 RISC-V原典 3,4,5章 RISC-V原典 1,2章 ・一般のプロセッサにあるユーザモード(U)、スーパバイザモード(S)に加えて最も特権が強いマシンモード(M)を持つ …
トラックバック:2
コメント:0

続きを読むread more

RISC-V原典9章

 第9章 RV64:64ビット・アドレス命令 RISC-V原典8章 RISC-V原典 6,7章 RISC-V原典 3,4,5章 RISC-V原典 1,2章 ・RV32Gってなんだっけか→RV32IMAFDの総称 ・RV64はアドレス空間を64bit、汎用レジスタのサイズを64bitにしたもの ・サイズにより動作…
トラックバック:3
コメント:0

続きを読むread more

RISC-V原典8章

 第8章はベクトル。いちばん面白い章だと思います。 RISC-V原典 6,7章 RISC-V原典 3,4,5章 RISC-V原典 1,2章 第8章 RV32V:ベクトル ・従来のSIMD。インクリメンタルISAでデータのサイズごとに命令が増え複雑に ・RISC-Vではベクトルアーキテクチャを採用。ベクトル長と…
トラックバック:4
コメント:0

続きを読むread more

RISC-V原典 6,7章

 ATOMIC命令と圧縮命令セット。 RISC-V原典 3,4,5章 RISC-V原典 1,2章 第6章 RV32A:原子のように不可分なアトミック命令 ・AMO命令 排他制御 ・LR/SR命令 これはMIPS/AlphaのLoadLink/StoreConditional命令と同じ ・AMOはLR/SRより…
トラックバック:5
コメント:0

続きを読むread more

RISC-V原典 3,4,5章

 前回 RISC-V原典 1,2章 の続き。  の前に2章の感想残り。 → SIMD命令でも命令の追加や使われなくなる命令は基本命令以上にあるはずなので、モジュラーISAとしてどう定義するのか。命令拡張の余地があるところに定義するとしたらインクリメンタルISAと変わらないのでは。それはある程度の命令の集まりとして例えばSIMD2…
トラックバック:6
コメント:0

続きを読むread more

RISC-V原典 1,2章

 RISC-V原典を読みます。 第1章 なせRISC-Vか? ・ISA(命令セットアーキテクチャ)のサポートは永続的であるべき。過去いくつもの命令セットがサポートを打ち切られた ・x86のAAA命令、現在ほぼ使われていないが貴重な1バイト命令を4つも占めている ・過去の互換性から継ぎ足しされていくインクリメンタルIS…
トラックバック:7
コメント:0

続きを読むread more